001029303
100  $a20120925                 y50      
101  $afre
2001 $aEtude de la fiabilité des dispositifs MOS soumis à des rayonnements ionisants$bressource électronique
210  $aUniversité de Boumerdès - M'hamed Bougara  : Département de Génie Electrique$cUniversité de Boumerdès - M'hamed Bougara $d2012
215  $a180 p.$cill.$d30 cm
328 1$bDoctorat$cGénie Electrique$eDépartement de Génie Electrique , Université de Boumerdès - M'hamed Bougara $d2012
330  $aLes études de la fiabilité et de la qualification des dispositifs MOS, soumis à des irradiations ionisantes, dépendent fortement des techniques et des méthodes utilisées pour l'estimation des pièges induits par irradiation dans ces dispositifs. Jusqu'à aujourd'hui, il n'existe pas de méthodes pour l'estimation distincte des pièges induits par irradiation dans chacune des différentes régions du transistor, notamment la région de l'oxyde du champ (LOCOS : LOCal Oxidation Silicon) et le STI : Shallow Trench Isolation). Cette région est la plus sensible à l'irradiation dans les transistors modernes. En plus, l'estimation des pièges induits par l'irradiation en utilisant les méthodes basées sur le Pompage de Charge (PC) est entachée d'erreurs, dues d'une part, à la contribution des différentes régions du canal au courant maximal du PC utilisé pour cette estimation, et d'autre part, au courant géométrique qui augmente avec l'irradiation. Ces problèmes sont traités et résolus dans ce travail. Dans la première partie de ce travail, nous avons validé expérimentalement la méthode OTCP (Oxide Trap based on Charge Pumping) qui a été développée dans notre laboratoire. Nous avons montré que cette méthode est plus adaptée à l'estimation des pièges induits par l'irradiation dans les transistors à canal long par rapport aux méthodes classiques, telles que : C(VG), STS, MG, DTCP et DTBT. Par la suite, nous avons développé une méthodologie pour adapter la méthode OTCP à l'extraction des pièges induits par irradiation dans les transistors à canal court. Dans la deuxième partie, nous avons montré que le courant maximal du PC dans les transistors est la contribution des courants pompés dans les régions constituant le canal et le courant géométrique. Enfin, nous avons développé une nouvelle méthode pour éliminer la composante géométrique dans les mesures du PC des transistors vierges et irradiés et une autre méthode pour l'estimation des pièges induits par l'irradiation dans les différentes régions constituant le canal du transistor 
610  $aEléctrical caractirization 
610  $aRadiation -induced Border trap
610  $a Radiation-induced interface trap
610  $aRadiation -induced oxide trap
700  $aTAHI, hakim
701  $aArray
801 0$aDZ$bCERIST PNST
901$ac
990  $a621.3(043.2)/A68/TAH